Auslesen der Bilddaten aus dem SRAM

  

Abbildung 3.3: Datentransport vom SRAM in den Hauptspeicher des MBX- Boards

 

 

Tabelle 3.1: Verwendete Signale beim Auslesen des SRAMs

Abk.	x-aktiv	engl. Bezeichnung	Beschreibung
CS#	low	chip-select	Die entsprechende SRAM-Speicherbank wird selektiert.
OE#	low	output enable	Die Ausgänge der SRAMs treiben die Datenleitungen.
WE#	low	write enable	Das SRAM kann beschrieben werden.
CS7#	low	chip-select Nr. 7	CS-Leitung, die auf dem 860/COMM Expansion Connector zur Verfügung steht.
RD/WR#	-	read/ not write	high = MPC will Daten lesen; low = MPC will Daten schreiben;
CLOCKOUT	-	clock output	Bus-Takt des 860/COMM Expansion Connector
D[0:31]	-	data	Datenleitungen des MPC860. Achtung: LSB = D31 und MSB = D0 !
A[0:31]	-	address	Adressleitungen des MPC860.

Um die Bilddaten mit dem MPC860 weiterzuverarbeiten, müssen sie vom SRAM in den Hauptspeicher des MBX-Board übertragen werden. Das SRAM befindet sich auf der Adapterplatine. Es besteht aus zwei Speicherbausteinen von je 512 KByte mit einer Wortbreite von 16 Bit. Alle Steuer-, Adress- und Datenleitungen der SRAMs sind mit I/O-Pins des FPGAs verbunden.
Der Datentransport zwischen Adapterplatine und MBX-Board geschieht über den ,,860/COMM Expansion Connector`` des MBX-Boards. Abbildung 3.3 zeigt alle verwendeten Signale. Tabelle 3.1 erläutert deren jeweilige Funktion. Alle zusätzlichen Signale dieses Steckers, die auf I/O-Pins des FPGAs gelegt wurden, können der Hardwarebeschreibung der Adapterplatine in der Studienarbeit ([40], Konzeption Seite 16 ff u. Schaltplan Seite 36) entnommen werden.
Wie in Abbildung 3.3 gezeigt, besteht keine direkte Verbindung zwischen dem MPC860 und den SRAMs. Der MPC860 kann nur indirekt über das FPGA auf den Speicher zugreifen. Der MPC860 besitzt einen integrierten Memory-Controller, der das Timing für einen Speicherzugriff generieren kann.