Der Memory-Controller

Der Memory-Controller umfasst drei Basis-Maschinen:

• General-purpose chip-select machine (GPCM)
• User-programmable machine A (UPM A)
• User-programmable machine B (UPM B)

Der Memory-Controller des MPC860 kann bis zu 8 Speicherbänke verwalten. Für die Ansteuerung kann eine dieser drei Maschine individuell für jede Speicherbank gewählt werden. Die GPCM dient zur Ansteuerung von Speichern mit einfachem Ansteuerungstiming, wie z. B. SRAMs, EPROMs^3.8, oder ROMs^3.9. Die zwei UPMs dienen zur Ansteuerung von Speichern mit komplizierterem Timing wie DRAM oder SDRAM^3.10. Da es sich bei dem Speicher auf der Adapterplatine um SRAM handelt, wird im Folgenden nur der GPCM berücksichtigt.
Um die GPCM zu programmieren, werden folgende Register des MPC860 verwendet:

• BR0 bis BR7 (Base Register 0 bis 7) werden zur Einstellung der Basisfunktionen für jede Speicherbank verwendet.
• OR0 bis OR7 (Option Register) werden zur Einstellung von Optionen verwendet. Hauptsächlich dienen sie zum Einstellen des richtigen Timings für den Speicherbaustein.

Die Bedeutung der einzelnen Bits im BR und OR können dem MPC860-Handbuch [24] entnommen werden. Das BR-Register wird in Tabelle 15-14 auf Seite 15-71 und das OR-Register in Tabelle 15-15 auf Seite 15-73 beschrieben.
Für jede Speicherbank existiert eine Chip-Select-Leitung (CS0 bis CS7). Jeder Leitung CSx ist ein Registerpaar bestehend aus BRx und ORx zugeordnet (mit x = 0 bis 7).