Speicher

Die Ansteuerung der Kamera erfordert ein 'hartes' Timing. Dieses kann vom Mikroprozessor nicht gewährleistet werden. Deshalb muß die Möglichkeit der Zwischenpufferung in einem Speicher auf der Adapterplatine vorgesehen werden. Es werden hierzu zwei unabhängige Speicherbänke benutzt, die durch das FPGA getrennt angesteuert werden können.
Die zwei unabhängigen Speicher können im sog. 'Wechsel-Buffer-Betrieb' arbeiten. Dazu werden die Daten eines Bildes in eine der Bänke geschrieben. Danach wird auf die andere Speicherbank umgeschaltet. Während des Schreibvorgangs in die zweite Speicherbank kann die erste Bank zum Lesen für das MBX-Board freigegeben werden. Beim nächsten Umschalten wird wieder in die erste Bank geschrieben und aus der zweiten gelesen und so fort. Auf diese Weise gehen keine Bilddaten verloren.
Die erforderliche Speichergröße für eine Bank ergibt sich damit aus der Größe eines Bildes. Die Kameraplatine benutzt einen 12 Bit A/D-Wandler. Die sichtbare Bildmatrix hat $360 \ast 288$ Pixel. Da die 12 Bit nach dem Auslesen jedes Pixels in den Speicher geschrieben werden müssen, bietet sich ein 16 Bit organisierter Speicher an.

$$(360 \ast 288) \ast 16Bit = 1658880 Bit \ je \ Bild$$

$$\frac{1658880Bit}{8\frac{Bit}{Byte} \ast 1024} = 202.5KByte \ je \ Bild$$

Um auch für spätere Anwendungen der Adapterplatine genügend Speicher zur Verfügung zu haben, wurde der Speicher doppelt so groß gewählt wie benötigt. Weil die Preise für Speicherbausteine in den letzten Jahren drastisch gesunken sind, kann auch ein größerer Speicher kostengünstig beschafft werden. Der zusätzliche Speicher kann z.B. später bei der Benutzung eines anderen Kamerachips mit einer größeren Bildmatrix oder bei einer Zwischenspeicherung von zwei Bildern nützlich werden.
Das verwendete SRAM sollte mit 3,3V Pegeln arbeiten. Bei der maximalen Frequenz des Kamerasensors von 13,5 MHz darf der Schreibzyklus eines Datenwortes maximal

$$\frac{1}{13,5 MHz} \approx 74ns$$

dauern. Bei einem handelsüblichen SRAM liegen die Zugriffszeiten bei ca. 5 bis 25ns. Dabei ist zu beachten, daß diese Geschwindigkeiten nur bei einer asynchronen Ansteuerung erreicht werden können. Durch die synchrone Ansteuerung mit Hilfe eines FPGAs werden sich die Zugriffszeiten erhöhen, jedoch weit unter der kritischen Grenze von 74ns bleiben.