Abbildungsverzeichnis

• Schnittstellen des Gesamtsystems
• Aufbau des CMOS-Bildsensors
• Die Zellenstruktur der LCA von Xilinx
• In-System Programmierung des EERPOMs
• Blockdiagramm ISDN-Schnittstelle
• MBX860 Connectors, Headers, LEDs
• Synchronous External Master
• DMA zwischen MBX-Board und FPGA
• Basic Flow Diagramm of a Single Beat Read Cycle
• MBX860 und Schicht1-Baustein
• GCI Bus Signals
• Eingangsspannung der einzelnen Logikfamilien
• Versorgungsspannung der einzelnen Logikfamilien
• Modularer Aufbau des MBX-Boards
• Konzeptionsskizze des Gesamtsystems
• Blocksschaltbild des internen Aufbaus des FPGAs
• Architektur des CIF-CMOS Bildsensors
• Sensorprinzip
• Timing zum Beschreiben des Speichers
• Schaltplan Adapterplatine - Übersichtsplan
• Schaltplan Adapterplatine - FPGA
• Schaltplan Adapterplatine - Stecker zur Kameraplatine
• Schaltplan Adapterplatine - Stecker zum MBX-Board
• Schaltplan Adapterplatine - Firewire Schnittstelle
• Schaltplan Adapterplatine - ISDN Schnittstelle
• Schaltplan Adapterplatine - Speicherbausteine
• Abmessungen und Bohrungen der Adapterplatine
• Schaltplan Pegelwandlerplatine
• Abmessungen und Bohrungen der Pegelwandlerplatine
• Integration einer Zeile einschalten
• Integration einer Zeile ausschalten
• Zeile selektieren
• Spalte selektieren
• Typische Ansteuerung zum Auslesen einer Zeile
• Beschreiben des SRAMs
• Teilen des Systemtaktes
• Schaltplan A3 Adapterplatine - Übersichtsplan
• Schaltplan A3 Adapterplatine - FPGA
• Schaltplan A3 Adapterplatine - Stecker zur Kamerapatine
• Schaltplan A3 Adapterplatine - Stecker zum MBX-Board
• Schaltplan A3 Adapterplatine - Firewire Schnittstelle
• Schaltplan A3 Adapterplatine - ISDN Schnittstelle
• Schaltplan A3 Adapterplatine - Speicherbausteine
• Schaltplan A3 Pegelwandlerplatine
• Layout A3 Adapterplatine - Layer 1 und 6
• Layout A4 Pegelwandlerplatine - Layer 1 und 4
• Bestückungsplan Adapterplatine Oberseite
• Bestückungsplan Adapterplatine Unterseite