next up previous contents
Next: Organisation und Ansteuerung der Up: Konzeption der FPGA-Software Previous: Konzeption der FPGA-Software

   
Funktionsprinzip des Bildsensors

Der Bildsensor auf der Kameraplatine besitzt die in Abbildung 1.17 gezeigte Architektur.
Die Grundlage für die Ansteuerung der Kameraplatine bildet ein Zählermodul. Mit jeder steigenden Flanke des Systemtaktes wird ein 10-Bit-Spaltenzähler erhöht (siehe 'column<9:0>' in Abb. 1.17). Ist das Ende der Zeile erreicht, wird der 10-Bit-Zeilenzähler 'row<9:0>' erhöht. Somit werden die einzelnen Pixel der Bildmatrix sequentiell durchlaufen.
Das Signal 'output' bezeichnet einen analogen Ausgang, der auf einen 12 Bit A/D Wandler auf der Kameraplatine geführt wird. Das analoge Spannungssignal UC entsteht durch das Laden von Kondensatoren im Bildsensor. Der proportional zum Lichteinfall auf jedes Pixel der Bildmatrix durch Photodetektoren entstehende Strom Iphoto , wird durch das Laden eines Kondensators integriert.

\begin{displaymath}U_{C}(t_{e})-U_{C}(t_{a}) = \frac{1}{C} \int^{t_{e}}_{t_{a}} I_{photo}(t) dt \end{displaymath}

Das dazugehörige Sensorprinzip ist in Abb. 1.18 verdeutlicht.
Mit jedem Systemtakt wird ein neues Pixel bzw. ein neuer Spannungswert ausgelesen. Durch den Zeitpunkt des Auslesens ist te gegeben. Für die Erzeugung von ta wird ein weiterer Zeilenzähler benötigt. Dieser läuft dem eigentlichen Zähler voraus und startet die Integration.

  
Abbildung 1.17: Architektur des CIF-CMOS Bildsensors



  
Abbildung 1.18: Sensorprinzip


In Tabelle 1.6 sind einige wichtige Pins und deren Funktion zur Ansteuerung des CMOS-Sensors aufgeführt.
 
 
Tabelle 1.6: Wichtige Pins des Bildsensor-ICs
Pin Number Pin Name Function
22 reset column Rücksetzen der Spaltenausleseleitung
51 reset line Rücksetzen der Leitung des Spaltenmultiplexers
30 colsel Anwählen der Spalte mit column<9:0>
26 rowsel Anwählen der Zeile mit der Adresse row<9:0>
28 rowres Integration: Rücksetzen
    der Zeile row<9:0> bei rowdata = 0
    bzw. Einschalten der Zeile bei rowdata = 1
24 rowdata Rücksetzen bzw. Einschalten einer Zeile (s. rowres)


next up previous contents
Next: Organisation und Ansteuerung der Up: Konzeption der FPGA-Software Previous: Konzeption der FPGA-Software
Thorsten Thormaehlen
2000-03-28