Next: Jumperbelegung
Up: Schaltplan
Previous: ISDN Schnittstelle
Die SRAM-Bausteine U9 und U10 sind komplett mit allen Daten-,
Adreß- und Steuerleitungen an I/O-Pins des FPGAs angeschlossen.
Verwendet wurde ein 256K x 16 Bit High-Speed CMOS SRAM von Samsung
mit der Herstellerbezeichnung KM616V4002B. Es arbeitet mit 3,3V
Spannungspegeln und hat eine Zugriffszeit von 15ns.
Nähere Informationen über Timing und Pinbelegung des SRAMs2.6 kann
in [8] gefunden werden.
Thorsten Thormaehlen
2000-03-28