next up previous contents
Next: CAM4NAT Up: Realisierung Previous: Gegenmaßnahmen für interne und

Verilog Software für das FPGA

Das Verilog-Programm für das FPGA, dessen Quellcode im Anhang zu finden ist, enthält folgende Modulhierarchie: Zur Dokumentation der Funktionalitäten der Module werden im folgenden Timingdiagramme benutzt. Beim Testen des Quellcodes dienen sie als Hilfsmittel zur Visualisierung der Pegelzustände und des zeitlichen Ablaufes. Die verwendeten Signalnamen entsprechen den Variablennamen im Quellcode.

 

Thorsten Thormaehlen
2000-03-28