Next: BLINKER
Up: Verilog Software für das
Previous: MEMWRITE
Durch das Modul MULTIDIVIDER werden verschieden schnelle
Clocksignale für die anderen Module erzeugt. Durch mehrfachen Aufruf des
Moduls CLOCKDIVIDER, das aus einem einfachen Register besteht,
wird die Frequenz des Eingangssignals ('Clock') jeweils um die Hälfte geteilt.
Das Ergebnis ist in Abb. 2.17 zu sehen.
Den gleichen Effekt kann man durch einen einfachen Zähler
erreichen, wie es in Abschnitt 2.4.0.4 gezeigt ist.
Abbildung 2.17:
Teilen des Systemtaktes
|
|
Thorsten Thormaehlen
2000-03-28